UAlink分论坛成功召开 | 串联UAlink全链条，共绘高速互连新蓝图

近日，2025开放数据中心大会“UAlink分论坛”在北京国际会议中心召开。来自阿里云、AMD、Intel等多位嘉宾进行主题分享，围绕UAlink产业需求到实践落地的叙事主线，吸引现场百余位产业代表参会，火爆程度充分彰显出业界对UAlink技术性能及产业影响的深度关切与务实探索。

孔阳

UALink联盟董事会代表、阿里云基础设施超高速互连负责人

UALink联盟董事会代表、阿里云基础设施超高速互连负责人孔阳围绕需求洞察，提出当前模型集成(MoE)对Scale-Up互连有TB级带宽、百纳秒级延迟需求，开放UALink标准可突破机架级超节点性能墙，提速AI推理，推动AI基础设施从松耦合到紧耦合、从封闭到开放。

卢璐

AMD研究员

AMD研究员卢璐则聚焦标准制定，指出万亿参数模型需求下，AMD联合企业不到一年推出UALink 200G 1.0标准，以高带宽、低延迟等设计，实现千级加速器内存语义直通，为AI与HPC迈入超节点Scale-Up时代奠定开放、高效、可横向扩展的互联基座。

王楠

Intel平台架构师

Intel平台架构师王楠深入技术实现层面，剖析行业痛点与解决方案：一方面，大模型内存需求超单节点，rack-scale内存语义Scale-Up互连成刚需;另一方面，UALink凭低延迟等优势，打造共享内存fabric，满足LLM需求，推动AI基础设施迈向开放协同。

Thad Omura

Astera Labs首席商务官

Astera Labs首席商务官Thad Omura着眼场景落地，UALink开放标准可有效解决AI基础设施集群扩展难、成本高的痛点，既能适配多厂商XPUs，又能联合联盟成员推出端到端方案，为AI训练与推理提供关键支撑，助力开放Scale-Up生态落地应用。

张小林

新思科技(Synopsys)产品市场经理

新思科技(Synopsys)产品市场经理张小林明确应用价值，提出AI芯片互连瓶颈难点，Synopsys的通过硅验证的224G UALink PHY+控制器IP组合，可助力SoC设计者快速集成互联，使开放Scale-Up生态从纸面规范走向可量产芯片。

刘扬

Marvell市场总监

Marvell市场总监刘扬展开实际产品化验证，提出AI机架转向“以XPU为中心”，其推出的UALink控制器IP、I/O Chiplet与57.6 Tbps低时延交换机组合与PCIe/CXL互补，助力客户在标准与定制方案之间灵活切换，共同夯实开放生态的硅基底座。

孟平凡

光速摩方架构师

光速摩方架构师孟平凡探索工程范式，提出Scale-Up需多重约束下做拓扑权衡，呼吁GPU-Switch协同设计，让包长、序模型与一致性协议三者联动，把带宽和时延压到芯片级，为超节点落地提供可复制的工程范式。

张树勇

瀚博高级技术专家

瀚博高级技术专家张树勇则分享落地实践，启示GPU公司要在大模型时代突围，需先突破“互连围墙”;以RDMA芯片痛点为例，展示UALink如何直接转化为MoE推理效率优势;并呼吁行业共同探索成本拐点，让开放互连加速国产GPU迭代。

此次UALink分论坛的召开，既是ODCC与UALink联盟深化合作的具体实践，也为开放AI基础设施生态注入新动能。随着UALink协议竞争力得到行业的广泛认可，其开放架构将进一步打破厂商壁垒，助力国产芯片发展，未来在ODCC推动下，必将更好满足AI智算需求，共筑AI高速互连开放未来。

联系方式：

谢老师，18800199616 xielina@caict.ac.cn

ODCC秘书处联系人

刘老师 13488889649(微信同号) 邮箱：liupengyun@caict.ac.cn