448G/lane核心技术方向：无源信道、PAM调制、FEC等高速低功耗技术全面突破

当前，智算集群对超高速互联的需求呈爆发式增长，448G/lane已成为下一代算力中心高速互联的演进方向之一。围绕这一目标，业界在无源信道、调制格式、FEC、DSP算法、芯片-光引擎协同架构等关键领域，形成多方案并行探索的格局。448G/lane标准项目的稳步推进，封装PAM调制、NPO/CPO融合架构等核心技术全面发展，为AI智算、超算集群、下一代算力中心互联提供支撑。

448G标准已进入关键攻坚期。当前，OIF已完成448G SerDes VSR/LR立项，预计年内完成调制方案收敛;IEEE 802.3成立448G研究组，推进FEC方案落地。面对带宽密度、功耗、信噪比、链路损耗的多重约束，产业急需清晰技术路线与可落地方案。ODCC 448G焦点组基于全栈仿真与系统验证能力和广阔的产业参与方，已多次开展448G核心技术路线研讨与确认，引领产业链协同升级。

一、无源信道（Channel）的极限突破

448G/lane高速互联对无源信道(Passive Channel)的性能提出较高要求，其低损耗特性决定系统可行性与传输距离。面对224G以上信号高频衰减剧增的挑战，业界需同步推动低损耗封装技术迭代，一方面，PCB覆铜板向M9级及以上超低损耗材料升级;另一方面，打破传统板级互连模式，转向更贴近芯片的共封装互连(Co-Packaged Interconnect);同时带动高端基板材料、超低粗糙度铜箔、先进连接器(如CPC/NPC)及光电融合封装等领域的全面创新，构建全链条低损耗封装体系，为448G规模化部署奠定基础。

从无源信道的微观层面看，封装插入损耗/串扰显著增加，需选用低损耗材料、优化设计，并解决CTE不匹配问题。BGA设计面临带宽、设计和焊接装配挑战，需采用更小pitch和优化方案。高速连接器需满足高速性能、标准化和鲁棒性要求，需新的连接器界面。高速PCB板材需提升性能，但面临材料、加工和CTE匹配挑战，因此高速cable需提升信号完整性、结构可靠性和标准化水平。

图1 SerDes 速率演进

二、信号完整性挑战：PAM4/PAM6/PAM8多路线并行，平衡带宽、功耗与信噪比

图2 高阶调制技术需要权衡带宽与信噪比损失

调制方案选型是448G核心关键技术，其逻辑是通过高阶PAM调制实现“速率提升与性能平衡”。调制阶数越高，所需奈奎斯特(Nyquist)频点越低，信道插入损耗同步减小;同时可有效避开高频段强非线性损伤区域，提升高速传输稳定性。高阶调制技术需权衡带宽效率与信噪比损失。448G调制方案围绕带宽效率、信噪比代价、实现复杂度、FEC友好性四大维度进行综合评估，以适配不同智算场景差异化需求。

PAM4技术成熟度高，实现复杂度低，是当前主流优选方案。随着CPC(Co-Packaged Copper)/NPC(Near-Packaged Copper)等先进连接器技术突破，PAM4已具备在优化无源Channel下支持448G/lane的可行性(典型符号率约212–224Gbaud)。多家企业已展示120Gbaud+带宽产品，为PAM4快速落地提供支撑。

PAM6作为折中方案，进一步降低奈奎斯特频点(约170Gbaud)，在信道损耗控制上表现更优，适合中高密度场景。但SNR代价增大，需更强的DSP与先进FEC支持。

PAM8最高阶调制方案，可将奈奎斯特频点降至约140Gbaud，显著降低信道插损和非线性损伤，适配极致带宽、高密度或较长无源Channel的场景，但SNR损失最大，对DSP处理能力和FEC算法要求最高。

三、DSP关键技术群突破：高性能FEC与更强均衡算法，支撑短距互联就位

在448G/lane高速互联的演进中，数字信号处理(DSP)技术集群的突破构成了系统稳定运行的“智慧大脑”。面对224G以上信号高频衰减剧增的挑战，低抖动时钟数据恢复(CDR)、高阶均衡算法以及先进前向纠错(FEC)技术的协同进化，保障超短距互联可靠性。

随着行业将符号速率推向150–240Gbaud的主流研发区间，高速SerDes的设计面临着较高的物理极限挑战。依托先进的半导体制程工艺，采用数模混合架构(即DAC发射机、ADC接收机配合自适应模拟前端AFE)已成为实现向448Gbps平滑扩展的标准路径。这种架构不仅赋予了系统极高的灵活性，更通过精细的低功耗电路优化设计，将单通道功耗控制在合理区间，从而在高密度部署场景下实现了性能与能效的完美平衡。

在这一技术集群中，先进FEC纠错算法是高阶调制方案落地的绝对前提。面对PAM6或PAM8带来的信噪比(SNR)代价损失，传统的纠错机制已难以为继。当前，KP4-FEC等新一代算法凭借其卓越的纠错增益，能够在高信道插损和强非线性损伤的场景下大幅降低误码率。448G/L时代端到端FEC方案需要结合调制方案和信道情况精准地在传输可靠性与系统低时延之间找到平衡点，灵活适配系统性能诉求，为高速信号的无损传输保驾护航。

此外，均衡技术与CDR模块也在同步迭代。为应对90GHz+带宽下的信号完整性难题，均衡器须具备更强的驱动能力以补偿高频损耗，而CDR的锁相环(PLL)架构与鉴相器鲁棒性也需经受住极短单位间隔(UI)下的抖动容限(JTOL)考验。这些底层技术的突破，直接推动了1–5m铜缆及板间光互连等超短距方案的快速成熟。当这些DSP核心技术与液冷散热模块相结合时，便能有效化解高密度智算机柜内的热流密度挑战，最终推动高速互联领域向着更高带宽、更低功耗与更高可靠性的方向全面升级。

四、全栈协同架构：芯片—光引擎—模块—整机一体化，NPO/CPO融合演进

在448G/lane高速互联的技术进程中，单一技术的突破已不足以应对系统级的挑战。构建从芯片、光引擎、模块到整机的全栈协同架构，并推动近封装光学(NPO)与共封装光学(CPO)的融合演进，已成为产业界打破带宽与功耗瓶颈的必由之路。

短期方案：传统可插拔架构凭借维护便捷、成本可控的优势，成为短期主力方案，光引擎与芯片分离设计，适配现有数据中心基础设施，可快速实现448G技术落地。

中期方案：NPO作为中长期过渡方案，将光引擎靠近芯片安装，电互连长度控制在150mm以内，“近而不共”的设计兼具低损耗与可维护性，相比传统方案可降低20%–30%功耗，适配柜内、板间高密度互联场景。

长期方案：CPO作为长期方案，将光引擎与ASIC/xPU芯片共封装，电互连长度压缩至50mm以内，彻底消除PCB信号损耗，功耗可降低30%–50%，支持3.2T+超高带宽密度，是突破先进制程限制、实现“以光补电”的核心方向，将支撑百万卡级AI集群全光互联需求。

随着448G/lane核心技术路线的确立，标志着高速互联从224G向448G代际跃迁进入应用倒计时。448G/lane核心技术路线以无源信道，信号完整性，DSP低功耗架构、全栈协同设计为核心，提供开放、兼容、可扩展的技术方案，未来，ODCC 448G焦点组将继续携手产业链伙伴，共同推进448G标准成熟与规模商用，为AI算力基础设施普惠和数字经济高质量发展筑牢高速互联根基。

作者

高   威：gaowei1@caict.ac.cn

寇含君：kouhanjun@huawei.com

李   亮：jordan.liliang@huawei.com

审核

王少鹏：wangshaopeng@caict.ac.cn